先進技術
面板級扇出技術
扇出封裝將成為高階元件應用的主流，特別是多晶片整合，主動式與被動式元件的異質整合。面板級扇出封裝可實現高密度互連、優異的電性和功耗表現。與晶圓級扇出相比，力成的面板級扇出封裝具有利用率和單位產量高的生產效率優點。
面板級扇出方案
CHIEFS®
Chip First
- 較CLIP®具成本優勢
- 應用處理器晶片、基頻晶片、特殊應用晶片、電源管理晶片、記憶體晶片
- 支援多晶片封裝 (雙晶片/ 三晶片)
- 晶片背面外露
- 最小重佈線路線寬/線距大於等於 5/5um
CLIP®
Chip Last
- 已知良好重佈線路層(RDL)，避免晶片損失
- 被動元件之嵌入式整合
- 中央處理器、圖像處理器、現場可程式化邏輯閘陣列晶片、熱敏元件
- 支援多晶片封裝 (可多於三晶片)
- 最小重佈線路線寬/線距大於等於 5/5um
PiFO®
Chip Middle
- 雙面重佈線路結構, 電鍍銅柱作為上下層重佈線路之互連
- 支援被動元件整合
- 射頻模組、感測器、應用處理器晶片、光學元件、系統級封裝…等3D堆疊之應用
- 靠近晶片背面之最小重佈線路線寬/ 線距大於等於 5/5um，靠近晶片正面之最小重佈線路線寬/線距大於等於 2/2um
BF2O®
Bump Free
- 毋需晶圓凸塊製程
- 適用於I/O數少，層數需求低與單顆晶片之封裝
- 電源管理晶片、音訊晶片、功率放大器
- 最小重佈線路線寬/線距大於等於 15/15um
優異性能與創新技術
- 與晶圓級扇出封裝相比，面板級扇出封裝提供更高的生產效率
- 提供四種封裝結構，包括Bump-free, Chip First, Chip Last 及 Chip Middle
- 多元件異質整合封裝，包括主動元件與被動元件
- 提供細間距與高銅柱，實現垂直元件整合
- 透過精細的重佈線層(線寬/線距)提供高密度互連
- 低溫固化的介電材料以滿足邏輯和記憶體多樣的元件需求
- 卓越的設計、製程與故障分析工程能力，提供堅固耐用的封裝
- 優異的熱、機械與電性模擬能力，為客戶提供最佳封裝設計和用料清單
- 可提供面板級扇出封裝成品之一站式服務與嵌入晶片之扇出重佈線路基板
應用
- 相容於邏輯與記憶體元件並涵蓋支援低 I/O 到高階產品需求
- 應用廣泛，包括電源、射頻、消費性電子產品、行動裝置、儲存設備、汽車、高效能運算、天線封裝等
技術特點
- 提供系統級封裝 (SiP)，允許多晶片與被動元件整合
- 透過精細的重佈線線寬與線距及最短的訊號傳輸路徑，提供良好的電性效能
- 細間距電鍍高銅柱，運用於多樣的扇出型堆疊封裝需求
